电镀铜工艺方法及包括其形成的铜互连层的半导体器件与流程

本发明涉及半导体集成电路制造工艺，尤其涉及一种电镀铜工艺方法及包括其形成的铜互连层的半导体器件。

背景技术：

在半导体集成电路制造过程中，电镀铜(ecp)是一种通过电镀的方式在晶圆的表面沉积铜膜，并完成铜布线工艺的制程，其被广泛应用于先进的半导体制造领域。现在被广泛应用的ecp，是依靠在电镀液中引入加速剂(accelerator)、抑制剂(suppressor)和平整剂(leveler)三种添加剂，来达到从底部到顶部的孔填充(bottom-upgap-fill)的效果。但随着关键尺寸的减小，电镀铜的填孔变得愈加困难。

具体的，请参阅图1，图1为现有技术的电镀铜的缺陷随尺寸变化的示意图，在对晶圆进行电镀铜制程时，当在通孔或者沟槽位置进行铜填充的时候，由于沟槽或通孔开口处具有台阶结构特征，使得此处的电流密度较大，使得铜层在沟槽外及开口的地方与电镀液的氧化反应较快，而底部化学液交换较慢使其氧化反应较慢；并且，随着半导体集成电路制造技术的不断发展，特征尺寸越来越小，沟槽或通孔的尺寸也越来越小，即工艺窗口也越来越小。上述这些因素导致电镀时铜填充还未结束的时候，沟槽或通孔的开口已经闭合，这样便容易形成空洞缺陷。且随着关键尺寸的变小，这种缺陷越来越严重，填充越来越困难。

技术实现要素：

本发明的目的在于提供一种电镀铜工艺方法，以避免形成的铜互连层内有空洞。

本发明提供的电镀铜工艺方法，包括：s1：提供衬底，在所述衬底上形成介电层；s2：通过光刻刻蚀工艺在介电层中形成沟槽；s3：依次形成阻挡层和铜籽晶层，使阻挡层和铜籽晶层覆盖介电层的表面；s4：进行铜电镀工艺，铜电镀工艺在沟槽的开口封闭之前断电并等待一等待时间，在该等待时间内沟槽的开口变大；s5：进行铜电镀工艺，铜电镀工艺将沟槽全部填充，形成铜层；以及s6：进行铜平坦化工艺，形成铜互连层。

更进一步的，所述衬底为si衬底。

更进一步的，所述介电层为具有隔绝其前段工艺和后段工艺所形成的器件和结构的材料。

更进一步的，所述介电层为低k值材料。

更进一步的，所述阻挡层为tan/ta双层结构。

更进一步的，采用物理气相沉积的方式形成所述阻挡层。

更进一步的，所述铜籽晶层为纯铜或铜合金。

更进一步的，采用物理气相沉积的方式形成所述铜籽晶层。

更进一步的，在步骤s4中，进行所述铜电镀工艺，在所述沟槽的开口接近封闭时，使电镀工艺断电。

更进一步的，在步骤s4中，在所述等待时间内电镀铜溶于酸性的铜电镀液，将开口处的铜通过氧化反应蚀刻掉。

更进一步的，步骤s4中所述铜电镀工艺的电镀时间为10s。

更进一步的，步骤s4中所述等待时间为3s至5s之间的任一值。

更进一步的，多次进行步骤s4。

更进一步的，所述平坦化工艺为化学机械研磨工艺。

本发明还提供一种半导体器件，包括采用上述的的电镀铜工艺方法形成的铜互连层。

本发明提供的电镀铜工艺方法及包括其形成的铜互连层的半导体器件，在电镀铜工艺过程中，在介电层上形成沟槽，并在沟槽内依次沉积阻挡层和铜种子层，用电镀的方法沉积一层铜，但控制本次电镀工艺，使沉积的铜不将沟槽的开口封闭，然后通过电镀液的酸性腐蚀性对沟槽顶部的铜进行蚀刻，由于沟槽本身开口较小，且开口处更容易接触电镀液，因此沟槽的开口进一步变大，最后，用电镀铜将沟槽填满，多余的铜由平坦化工艺去除，如此可避免形成的铜互连层内有空洞。

附图说明

图1为现有技术的电镀铜的缺陷随尺寸变化的示意图。

图2a-2e为本发明一实施例的电镀铜工艺过程示意图。

图3为本发明一实施例的电镀铜工艺的流程图。

具体实施方式

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明一实施例中，在于提供一种电镀铜工艺方法，具体的，请参阅图2a-2e，图2a-2e为本发明一实施例的电镀铜工艺过程示意图，并请参阅图3，图3为本发明一实施例的电镀铜工艺的流程图，本发明一实施例的电镀铜工艺方法，包括：

s1：提供衬底，在所述衬底上形成介电层110，如图2a所示；

在本发明一实施例中，所述衬底可以为si衬底、ge衬底、sige衬底、soi(silicononinsulator，绝缘体上硅)衬底等。

在本发明一实施例中，所述介电层110为低k值材料，但不限于低k值材料，任何具有隔绝其前段工艺和后段工艺所形成的器件和结构的材料均可适用。

s2：通过光刻刻蚀工艺在介电层110中形成沟槽120，如图2a所示；

s3：依次形成阻挡层140和铜籽晶层130，使阻挡层140和铜籽晶层130覆盖介电层110的表面，如图2b所示；

在本发明一实施例中，所述阻挡层为tan/ta双层结构，但本发明对此并不做具体限定。

在本发明一实施例中，采用物理气相沉积(physicalvapordeposition,pvd)的方式形成所述阻挡层140。

在本发明一实施例中，所述铜籽晶层130为纯铜或铜合金，如铜铝合金或铜锰合金等。

在本发明一实施例中，采用物理气相沉积(physicalvapordeposition,pvd)的方式形成所述铜籽晶层130。

s4：进行铜电镀工艺，铜电镀工艺在沟槽120的开口封闭之前断电并等待一等待时间，在该等待时间内沟槽120的开口变大，如图2c和2d所示；

在本发明一实施例中，进行所述铜电镀工艺，在沟槽120的开口接近封闭时，如图2c所示，使电镀工艺断电，即电镀工艺停止，并等待一等待时间，在该等待时间内电镀铜溶于酸性的铜电镀液，将开口处的铜通过氧化反应蚀刻掉，如图2d所示，如此避免沟槽开口在沟槽内有空洞时就已经封闭。具体的，在本发明一实施例中，所述铜电镀工艺的电镀时间为10s；所述等待时间为3s至5s之间的任一值。在本发明一实施例中，所述10s可有一定的误差。在本发明一实施例中，所述误差在20％以内，较优的，所述误差在10％以内，更优的，所述误差在5％以内。

在本发明一实施例中，多次进行步骤s4。对于深宽比较大的沟槽，其开口极易封闭，因此可多次进行步骤s4，以逐渐填充沟槽，避免沟槽开口在沟槽内有空洞时就已经封闭。

s5：进行铜电镀工艺，铜电镀工艺将沟槽全部填充，形成铜层，如图2e所示；

s6：进行铜平坦化工艺，形成铜互连层，如图2e所示。

在本发明一实施例中，所述平坦化工艺为化学机械研磨工艺(cmp)。

在本发明一实施例中，还提供一种半导体器件，所述半导体器件包括采用上述的电镀铜工艺方法形成的铜互连层。

综上所述，在电镀铜工艺过程中，在介电层上形成沟槽，并在沟槽内依次沉积阻挡层和铜种子层，用电镀的方法沉积一层铜，但控制本次电镀工艺，使沉积的铜不将沟槽的开口封闭，然后通过电镀液的酸性腐蚀性对沟槽顶部的铜进行蚀刻，由于沟槽本身开口较小，且开口处更容易接触电镀液，因此沟槽的开口进一步变大，最后，用电镀铜将沟槽填满，多余的铜由平坦化工艺去除，如此可避免形成的铜互连层内有空洞。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。